Latch SR, Flipflop asincrono y uso de flanco de bajada de reloj
Para este video se hizo un repaso de la estructura del código, para el desarrollo de estos circuitos lógicos usando el lenguaje VHDL así como también su simulación usando el software de Xilinx. El enlace a Google Drive se muestra a continuación:
Comentarios
Publicar un comentario