Actividad propuesta
Se realizo la configuración de la siguiente tabla de verdad y se propuso resolverla usando VHDL con ayuda del ISE Project Navigator.
Primero se genero un nuevo modulo VHDL en el cual requiere de cuatro entradas y una salida. En este caso la tabla de verdad requiere de que una de las entradas este a nivel bajo para que las diferentes combinaciones de las entradas permitan generar alguna respuesta y si esta se encuentra a nivel alto no importa el estado de las entradas el resultado siempre sera cero. Nos apoyaremos de definir una variable como un bus de entrada de tres bits y una entrada de selección. Una vez definidas las entradas se puede observar dentro del código, que son del tipo "vector de lógica estándar", de igual forma la salida y la entrada de selección son solo de lógica estándar.
Para implementar la tabla de verdad se uso la sentencia "with-select" con todas las combinaciones de la tabla, todos las combinaciones darán un resultado y este sera asignado a una señal llamada "y".
Al final del código se coloca una pequeña condición de estado en la cual decide entre mantener activada la salida o no de acuerdo a la tabla de verdad.
Para saber mas a fondo sobre esta actividad se recomienda ver el siguiente video desarrollado para presentar una pequeña simulación y como se se escribió el código.
Comentarios
Publicar un comentario